


Stiprintuvai (elektroniniai stiprintuvai)

Stiprintuvu vadinamas įtaisas, padidinantis elektrinio signalo galią, bet nepakeisdamas jo formos (galia padidinama maitinimo šaltinio sąskaita). Į stiprintuvą galima žiūrėti kaip į aktyvų keturpolį (1 pav.).



1 pav. Stiprintuvo kaip keturpolio schema

Pagrindiniai stiprintuvo parametrai šie:


1. Įėjimo įtampos (U_{in}) ir įėjimo srovės (I_{in}) minimalios reikšmės (šiulaikiniai elektroniniai stiprintuvai pasiekia 10^{-10}V ir 10^{-17}A), t.y. stiprintuvo jautrumas;
2. Išėjimo įtampa U_{is} ir išėjimo srovė I_{is} (jos gali būti įvairios);
3. Įtampos srovės ar galios stiprinimo koeficientas:

$$K_U = \frac{U_{is}}{U_{in}}; \quad K_I = \frac{I_{is}}{I_{in}}; \quad K_P = \frac{P_{is}}{P_{in}} = \frac{U_{is} \cdot I_{is}}{U_{in} \cdot I_{in}}$$

4. Stiprumo vidinė įėjimo varža r_{in} , kuri dažniausiai būna didelė, nes tada reikia mažesnės galios signalo šaltinio;
5. Stiprintuvo vidinė išėjimo varža r_{is} , kurią stengiamasi padaryti kuo mažesnę, nes tada bus mažesni signalo išėjimo nuostoliai stiprintuve.

Pagal signalų pobūdį stiprintuvai skirstomi į nuolatinės įtampos ar srovės ir kintamosios srovės ar įtampos stiprintuvus.

Visi stiprintuvai charakterizuojami stiprintuvo stiprinimų (praleidžiamų) signalų dažnio juostos pločiu Δf (stiprintuvo darbo dažnių diapazonu), kuri lengva nustatyti iš stiprintuvo stiprinimo dažninės charakteristikos (2 pav.)



2 pav. Dažninės charakteristikos stiprintuvų: a) kintamos įtampos; b) nuolatinės įtampos; c) rezonansinio.

Skirtingų dažnių signalai stiprinami nevienodai. Jei stiprintuvo maksimalus stiprinimo koeficientas K_m , tai signalai, kurie stiprinami silpniau nei $\frac{K_m}{\sqrt{2}} \approx 0,7 K_m$, tai tokių

signalų dažniai neįeis į stiprintuvo stiprinamų dažnių juostą Δf . Jei stiprinamas vieno dažnio f_0 signalas (rezonansinis stiprintuvas), tai jo Δf mažas (siaurajuostis) ir jis priklauso nuo stiprintuvo elementų rezonansinės kokybės Q ($\Delta f = \frac{f_0}{Q}$). Pagal


stiprintuvo įėjimo ir išėjimo vidines varžas (r_{in} , $r_{i\dot{s}}$), signalo šaltinio vidinę varžą r_s bei apkrovos varžą R_{ap} stiprintuvai skirstomi į:

1. Įtampos, kai $r_{in} \gg r_s$ ir $R_{ap} \gg r_{i\dot{s}}$;
2. Srovės, kai $r_{in} < r_s$ ir $R_{ap} \ll r_{i\dot{s}}$;
3. Galios, kai $r_{in} \approx r_s$ ir $R_{ap} \approx r_{i\dot{s}}$.

Elektroniniai stiprintuvai pasižymi greita veikla. Gerų stiprintuvų reakcijos laikas siekia 10^{-10} s.

Pagal struktūrą stiprintuvai gali būti vienos ar kelių pakopų.

Realiose schemose dažnai dalis signalo išėjimo patenka į įėjimą, t.y. susidaro grįžtamieji ryšiai. Grįžtamoju ryšiu vadinamas toks ryšys tarp stiprintuvo pakopų, kuriam esant dalis sustiprinto signalo paduodama į stiprintuvo įėjimą per grįžtamojo ryšio grandinę β . Stiprintuvų su grįžtamoju ryšiu struktūrinės schemos gali būti tokios:



3 pav. Struktūrinės schemos stiprintuvų su grįžtamoju ryšiu: a) nuoseklioju įtampos, b) nuoseklioju srovės, c) lygiagrečiuoju įtampos.

Nepriklausomai nuo panaudotos grįžtamojo ryšio grandinės, grįžtamasis ryšys pakeičia stiprinimo koeficientą. Jei įėjimo signalo U_{in} ir grįžtamojo ryšio signalo U_{β} sutampa, grįžtamasis ryšys vadinamas teigiamu (signalai susideda), o jei priešingos, t.y. skiriasi 180° - neigiamu (signalai atsiima). Grįžtamojo ryšio grandinės perdavimo

koeficientas $\beta = \frac{U_{\beta}}{U_{i\beta}}$ (imame kompleksines reikšmes, kurios įvertina signalų fazes).

Esant teigiamam grįžtamajam ryšiui (TGR) $\beta = 0 \div +1$, o neigiamam (NGR) - $\beta = 0 \div -1$.

Stiprintuvo su grįžtamuoju ryšiu stiprinimo koeficientas:

$$K_{\beta} = \frac{U_{i\beta}}{U_{in}} = \frac{U_{i\beta}}{U_{in} - \beta U_{i\beta}} = \frac{U_{i\beta}/U_{in}}{(U_{in} - \beta U_{i\beta})/U_{in}} = \frac{K}{1 - \beta K}$$

Įvedus NGR stiprinimo koeficientas sumažėja $1 + \beta K$ karto. Daliklis $1 - \beta K$ grįžtamojo ryšio stiprumu. Jei $\beta K \gg 1$, tai $K_{\beta} = \frac{1}{\beta}$. Tai rodo, kad įvedus stiprų


NGR stiprinimo koeficientas priklauso tik nuo grįžtamojo ryšio grandinės parametru ir nepriklauso nuo K kitimo. Neigiamo grįžtamojo ryšio įtaka stiprintuvo savybėms:

1. Stiprinimo koeficientas pasidaro pastovesnis, jo kitimas sumažėja $1 + \beta K$
2. Sumažėja triukšmai ir netiesiniai iškraipymai;
3. Padidėja stiprintuvo darbo dažnių diapazonas.


Esant teigiamam grįžtamajam ryšiui vardiklis tampa mažesnis už 1. Kai $\beta K \rightarrow 1$, tai $K_{\beta} \rightarrow \infty$, t.y. įėjime nepadavus signalo, išėjime turėsime signalą, t.y. generuoja signalą. TGR išnaudojamas projektuojant įvairių signalų generatorius. Grįžtamieji ryšiai dažnai susidaro per parazitines talpas ar kitokias papildomas grandines. Tai parazitiniai grįžtamieji ryšiai ir jie gali pakeisti stiprintuvo charakteristikas nepageidaujama linkme (gali pradėti generuoti, padidinti iškraipymus ir t.t.)

Operaciniai stiprintuvai (OS)

Operaciniai stiprintuvai – tai nuolatinės srovės diferenciniai stiprintuvai su laba dideliu įtampos stiprinimo koeficientu. Nuolatinės srovės diferencinis stiprintuvas turi du įėjimus ir du išėjimus (4a pav.)



a)




b)

4 pav. Diferencinio stiprintuvo schema: a) simetrinio, b) nesimetrinio.

Tranzistoriai $T_1 = T_2$, tai suderintų tranzistorių pora su vienodom charakteristikom ir parametrais. Simetriškoje schemoje, kai įėjimo signalai $U_{in1} = U_{in2} = 0$, kolektorių įtampos būna lygios $U_{is1} = U_{is2}$ ir $U_{is} = |U_{is1} - U_{is2}| = 0$. Jei viename įėjime signalas padidės, pvz. U_{in1} , tai per tranzistoriaus kolektorių tekės didesnė srovė ir U_{is1} potencialas sumažės. Tuo pat metu emiteryje padidės potencialas dėl padidėjusios T_1 emiterio srovės. Tai išsaus tranzistoriaus T_2 įtampos emiteris bazė sumažėjimą ir T_2 kolektoriaus srovės sumažėjimą. T_2 kolektoriaus įtampos U_{is2} potencialas padidės. Turėsime išėjimo įtampą $U_{is} = |U_{is1} - U_{is2}| = K_u (U_{is1} - U_{is2})$, kur K_u – įtampos stiprinimo koeficientas. Matome, kad diferencinis stiprintuvas stiprina dviejų signalų skirtumą ($U_{in1} - U_{in2}$). Dažnai naudojamas diferencinis stiprintuvas su nesimetriniu įėjimu ir išėjimu (4b pav.). Kad stiprintuvas stabiliai dirbtų rezistoriaus R_e naudojamas srovės šaltinis užtikrinantis pastovią srovę, sumažina dreifą. Tada, kiek sumažės srovė

tekanti per vieną tranzistorių, tiek padidės tekanti per kita tranzistorių. Sudėtingas diferencinis stiprintuvas su nesimetriniu išėjimu su sudėtiniais tranzistoriais ir specialiom grandinėm užtikrinančiom stabilų darbą vadinamas operaciniu stiprintuvu.

Operacinis stiprintuvas – tai nuolatinės srovės diferencialinis stiprintuvas su labai dideliu stiprinimo koeficientu ($K=10^5 - 10^6$) ir nesimetriniu išėjimu (pavadinimas kilęs iš analoginių signalų matematinių operacijų (sudėties, integravimo, diferenciovimo ir t.t.) realizavimo). OS leidžia keisti įėjimo signalą diapazone artimame jo maitinimo įtampai, pvz. $\pm 15V$. OS žymimas įvairiai (1 pav.)




1. pav. OS žymėjimo variantai


Minusų ženklu pažymėtas įėjimas vadinamas invertuojančiu, o pliuso – neinvertuojančiu (tiesioginiu). Universalus OS yra su diferenciniu (parafaziniu) įėjimu ir išėjimu (1.c. pav).

Pagrindinės idealaus OS charakteristikos:

- 1) Įėjimo varža begalo didelė, t.y. nereikalauja įėjimo srovės ir $i_{in} = 0$.
- 2) Įtampos stiprinimo koeficientas (K_u) be galo didelis ir nepriklauso nuo dažnio. Todėl OS naudojami dažniausiai su neigiamu grįžtamuoju ryšiu (NGR), kada OS išėjimas stengiasi būti toks, kad įtampa įėjime būtų lygi nuliui.
- 3) Jei $U_{in} = 0$, tai $U_{iš} = 0$.
- 4) Išėjimo varža be galo maža.
- 5) Idealus OS – tai tiesinis aktyvusis elementas. (2. pav)



a)




b) E_m – OS maitinimo

įtampa

2) pav. OS su NGR ir jo perdavimo charakteristika (b)

Paprastai OS sudaryti iš kelių diferencinių (simetrinių ar nesimetrinių) pakopų su paprastais ar sudėtiniais tranzistoriais. Idealių OS sukurti neįmanoma, tačiau galima priartėti prie jų. Idealizavus OS lengviau paaiškinti veikimo principą ir apskaičiuoti schemos parametrus, o paklaidos būna nedidelės. Pagrindiniai OS parametrai yra šie:

- Nulio poslinkio įtampa U_o . Tai įtampa, kurią reikia perduoti į OS įėjimą, kad $U_{i\delta} = 0$ (ji priklauso nuo eksploatacijos trukmės, aplinkos temperatūros).
- Vidutinė įėjimo srovė $I_{in} = I_{in1} + I_{in2} / 2$ (būna $0,01 \div 10 \mu A$ OS su dvipoliais tranzistoriais ir nA dalys OS su vienpoliais tranzistoriais).
- Įėjimo srovių skirtumas $\Delta I_{in} = (I_{in1} - I_{in2})$ (įėjimo grandinės asimetriškumas būna $10 \div 50 \%$).
- Įėjimo varža $r_{dif} = \Delta U_{in} / \Delta I_{in}$ ($r_{dif} \approx 10^3 \div 10^6 \Omega$ OS su DT ir $r_{in} \approx 10^9 \div 10^{12} \Omega$ OS su LT). Kartais nurodoma sinfazinė įėjimo varža r_{sin} t.y. įėjimo varža sinfaziniam signalui ir ji yra $\approx 10^3$ karto didesnė už r_{dif} .
- Leistinos įėjimo įtampos (artimos maitinimo įtampoms $\pm E_m$)
- Stiprinimo įtampos koeficientas ($K_u \approx 10^5 \div 10^6$).
- Amplitudinė charakteristika, parodanti išėjimo įtampos priklausomybę nuo įėjimo įtampos (svarbi tiesinė charakteristikos dalis).
- Stabilumas – nusakomas stabilumo atsargos fazės kampu φ , kuris keičiamas vidutinėm ar išorinėm korekcinėm RC grandinėm. Eksperimentiškai stabilumo atsarga nustatoma taip: į įėjimą paduodamas mažas įtampos šuolis ir stebint išėjimo signalą galima nustatyti fazės atsargos kampą (3 pav). Kai atsiranda negęstantys virpesiai, tai $\varphi^0 = 0$. Kai signalo viršūnė $> 90\%$ didesnė nei nusistovėjęs išėjimo lygis $U_{i\delta}^I$, tai $\varphi \leq 45^\circ$, tada reikia keisti grandinės parametrus korekcinėm grandinėm, kad stiprintuvas dirbtų stabiliai.



3 pav. OS įėjimo ir išėjimo signalai nustatant atsargos kampą φ .


Operacinių stiprintuvų taikymas

Analizuojant OS taikymo schemas, laikomasi dviejų pagrindinių taisyklių:

- 1) jei OS dirba kaip tiesinis elementas, tai dėl labai didelio K_u (įtampos stiprinimo koeficiento) jo įėjimo įtampa labai maža ir ją galima laikyti lygia nuliui ($U_{in} \approx 0$);
- 2) jei OS turi NGR grandinę, tai realizuojamą funkciją lemia NGR grandinės parametrai.

Invertuojantis stiprintuvas

Į OS neigiamo įėjimo grandinę įjungta rezistoriaus R_1 į NGR grandinę R_2 (4a pav.)



4 pav. Invertuojančio stiprintuvo principinė schema (a) ir jo ekvivalentinė schema(b).


OS įėjimo varža r_{in} yra begalo didelė, todėl įėjimo srovė artima nuliui. OS išėjimo varža r_{is} yra labai maža, todėl joje krentanti įtampa artima nuliui. OS stiprinimo koeficientas K , o stiprintuvo su NGR stiprinimo koeficientas:

$$K_{\beta} = U_{is}/E_{in} = (i_{\beta} * R_2) / (i_{in} * R_1) = -R_2 / R_1, \text{ nes } i_{in} = E_{in} / R_1 \text{ teka rezistoriumi } R_2$$

ir

$$i_{\beta} = -i_{in}, \text{ o } U_{is} = i_{\beta} * R_2.$$

Invertuojančio stiprintuvo stiprinimo koeficientas priklauso tik nuo NSR grandinės rezistorių R_1 ir R_2 santykio. OS stiprinimo koeficientas priklauso nuo signalo dažnio (K_u mažėja apie 6 db/oktaną). NSR grandinė užtikrina pastovų K_u plačiame dažnių diapazone (5 pav.).



$10^1 10^2 10^3 10^4 10^5 10^6 10^7$


f, Hz

5 pav. OS ir invertuojančio stiprintuvo įtampos stiprinimo koeficientų priklausomybė nuo dažnio.

Tokio stiprintuvo įėjimo varža $r_{in\beta} \approx R_1$, o $r_{i\beta} \approx r_{i\beta} / (1 + \beta K)$, kur $\beta = R_1 / R_2$.

Invertuojančio stiprintuvo privalumai:

- OS $U_{in} \approx 0$;
- į schemą galima paduoti įtampą didesnę už maitinimo įtampą E_m ;
- OS galima naudoti keliems signalams sudėti, nes jie vienas kito praktiškai neveikia. Pvz.: turime trijų įtampų E_1, E_2, E_3 sumatorių (6 pav.)




6 pav. Trijų įtampų sumatorius.

$$U_{i\beta} = -i_4 R_4 = -(i_1 + i_2 + i_3) R_4 = -(E_1/R_1 + E_2/R_2 + E_3/R_3) R_4 = -(k_1 E_1 + k_2 E_2 + k_3 E_3)$$

Čia k_1, k_2, k_3 yra svoriniai koeficientai ($k_1 = R_4/R_1, k_2 = R_4/R_2, k_3 = R_4/R_3$). Jei $R_1=R_2=R_3$, tai $k_1=k_2=k_3=1$ ir $U_{i\beta} = -(E_1 + E_2 + E_3)$. Pasirinkus tinkamus svorinius koeficientus galime padaryti kodo keitiklį į įtampą. Pvz. pasirinkus $k_1 = 1, k_2 = 2, k_3 = 4$ ($R_1 = 10\text{k}\Omega, R_2 = 5\text{k}\Omega, R_3 = 2,5\text{k}\Omega, R_4 = 10\text{k}\Omega$) turėsime dvejetainio kodo keitiklį į įtampą. Jei E_1, E_2, E_3 įgis reikšmes 0 arba 1V, tai $U_{i\beta}$ reikšmė voltais atitiks kodo reikšmę:

E_3	E_2	E_1	$U_{i\beta}$ (V)
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7


Dėl įėjimo srovės atsiranda nulinis poslinkis, t.y. $U_{i\beta} \neq 0$, kai $U_{in} = 0$. Šios srovės įtaką galima sumažinti prijungiant vienodos varžos rezistorius prie OS įėjimų (7 pav.) Taip sudaroma simetrija pagal įėjimus.



7 pav. OS įėjimų simetrinimo schema.

Neinvertuojantis stiprintuvas

Neinvertuojančiam stiprintuve U_{in} prijungiama prie tiesioginio OS įėjimo (8 a. pav.).




8 pav. Neinvertuojančio stiprintuvo (a) ir įtampos kartotuvo (b) schemas.

Čia stiprinimo koeficientas $K_{\beta} = U_{i\beta} / U_{in} = i_{\beta}(R_1 + R_2) / (i_{\beta} R_1) = 1 + R_2 / R_1$. Tokio stiprintuvo labai didelė įėjimo varža. Jeigu sudarysime sąlygas, kada $R_2 = 0$, o $R_1 = \infty$, turėsime įtampos kartotuvą (8 b. pav.), kurio įėjimo varža labai didelė, o išėjimo varža labai maža ($r_{i\beta} = r_{i\beta} / K$). Tai idealus buferinis elementas.

Diferencialinis stiprintuvas

Šiame stiprintuve į abu OS įėjimus paduodama įtampos U_1 ir U_2 (9 pav.)



9 pav. Diferencialinio stiprintuvo schema.


Šio stiprintuvo $U_{i\beta} = (R_2 / R_1)(U_2 - U_1)$, t.y. stiprinama įėjimo įtampų skirtumas. Stengiamasi išlikti sąlygą $R_2 / R_3 = R_2 / R_4$. Diferencialinio stiprintuvo trūkumas, tai nevienodas įėjimų varžos ($r_{in1} \approx R_1$, $r_{in2} \approx R_3 + R_4$). Be to norint keisti stiprintuvo stiprinimo koeficientą, reikia vienodai keisti dviejų rezistorių varžas. Pagrindinis privalumas – tai stiprinamas dviejų signalų skirtumas ir slopinamas sinfazinis signalas (abiejuose įėjimuose tas pats signalas). Tai aktualu, kai reikia stiprinti silpnus signalus perduodamus ilgom ryšio linijom, kuriose dažnai pasireiškia sinfaziniai trikdžiai.

INTEGRATORIUS

Panaudojus OS galima gauti beveik idealius integratorius (10. pav). Jiems nereikia, kad būtų $U_{in} \ll U_{i\beta}$. Kadangi invertuojantis įėjimas turi potencialinį žeminimą (įėjimuose įtampa artima nuliui), tai


$$U_{i\beta}(t) = -\frac{1}{C} \int_0^t i(t) dt + U_{in}(0) = -\frac{1}{RC} \int_0^t U_{in}(t) dt + U_{in}(0), \text{ nes } i(t) = \frac{U_{in}}{R} \cdot U_{in}(0)$$

nustato pradines integravimo sąlygas. Jei įėjimo signalas yra srovė $i(t)$, tai rezistoriaus R nereikės. Pereinamoji(2) integratoriaus(1) charakteristika randama į įėjimą padavus vienetinę funkciją (11. pav.)




11 pav. Integratoriaus pereinamoji charakteristika.

Kad būtų mažesnė integravimo paklaida, riboti reikia integravimo laiką ir jis turi būti mažesnis nei $K\tau$ ($\tau = R \cdot C$). Reali integratoriaus charakteristika atsilieka nuo idealios vėlinimo laiku $\tau_{vel} = \tau_0 / K$, kur τ_0 – OS laiko konstanta. Jei per didelis integratoriaus dreifas, tai lygiagrečiai C jungiama didelės varžos rezistorius R_2 (12a pav) arba jungiklis (vienpolio tranzistoriaus) (12b pav), kuris nustato pradines integravimo sąlygas. Rezistorius R_2 užtikrina stabilų poslinkį per n.g.r. nuolatinei srovei.



a)




b)

12 pav. Integratoriaus schema su prijungtu R_2 (a) ir jungikliu (b)

DIFERENCIATORIUS.


Diferenciacijavimo operacija yra atvirkštinė integravimo operacijai, todėl grįžtamo ryšio grandinėje bus įjungtas rezistorius R, o įėjime kondensatorius C (13 pav.)



13 pav. Diferenciatoriaus schema

Kondensatoriumi C ir tuo pačiu ir rezistoriumi R teka srovė $i(t) = C \frac{dU_{in}(t)}{dt}$. Taigi rezistoriaus, tuo pačiu ir išėjimo įtampa $U_{is}(t) = -R \cdot C \left(\frac{dU_{in}(t)}{dt} \right)$.

Išėjimo įtampa yra proporcinga įėjimo įtampos išvestinei (čia $R \cdot C = \tau$ yra diferenciatoriaus laiko konstanta. Jei dažnis didėja, tai ir diferenciatoriaus stiprinimo koeficientas didėja, o tai turi neigiamos įtakos diferenciatoriaus darbui atsiradę aukšto dažnio trikdžiai. Be to, toks diferenciatorius gali susižadinti aukštesniuose dažniuose. Realiai diferenciatoriuose įjungiamas papildomas rezistorius R_p ir kondensatorius C_p (14 pav)





14 pav. Reali diferenciatoriaus schema.

R_p ir C_p užtikrina diferenciatoriaus darbo stabilumą ir sumažina aukšto dažnio trikdžių įtaką. Tada signalai, kurių dažnis $\omega < \frac{2\pi}{R_p \cdot C}$ yra diferencijuojami, kurių dažnis ω

$> \frac{2\pi}{R_p \cdot C}$ ir $\omega < \frac{2\pi}{R \cdot C_p}$ yra stiprinami, kurių dažnis $\omega > \frac{2\pi}{R \cdot C_p}$ integruojami.

KOMPORATORIAI.

(lygio fikساتoriai) – tai schemas, nustatančios kuris iš dviejų signalų yra didesnis. Paprasčiausias komparatorius – tai diferencinis stiprintuvas. (15a pav)






a)

b)


15 pav. Komparatoriaus su OS be n.g.r. grandinių schema (a)

Kai tik $U_1 > U_2$, tai $U_{is} \approx E+$, o kai $U_1 < U_2$, tai $U_{is} \approx E-$. Tačiau tokie komparatoriai jautrūs trikdžiams, t.y. išėjime U_{is} atsiranda trumpų nereikalingų impulsų signalui kertant U_2 lygį (15b pav). Tos blogybės neturi komparatoriai su histerezės kilpa (16a pav) dažnai vadinami šmito trigeriais.



a)


b)



16 pav. Komparatoriaus su histerezės kilpa schema (a), jo U_{in} ir U_{is} laiko diagramos (b) ir perdavimo cha-ka (c).

Jei $U_{in} > 5V$, tai $U_{is} = 0$ (Jei vietoje žemės prie OS bus prijungta $E-$, tai $U_{is} \approx E-$) bus nusistovėjęs lygis $U_A = 4.76V$. ($U_a = 10 \cdot (R_2 \parallel R_3) / (R_1 + R_2 / R_3)$). Taigi, kai pasidarys $U_{in} = 5V$ (16b pav) ir pasidarys slenkstinė įtampa $U_a = 5V$ ($U_a = 10 \cdot (R_2 / (R_1 + R_2))$). Tokio komparatoriaus perdavimo charakteristika turi histerezės kilpą (16c pav).

Grįžtamajame ryšyje naudojami ir netiesiniai elementai. Pavyzdžiui į n.g.r. grandinę įjungti du stabilitronai D_1 ir D_2 , nulinio lygio komparatoriuje (17a pav) suformuos pageidaujamus $U_{i\dot{s}}$ lygius (17b pav). Jei Diodų




17 pav. Nulinio lygio komparatoriaus schema (a) ir jo įtampų laiko diagramos (b)

$U_{st} = 5V$, o jų tiesioginė slenkstinė įtampa $U_0 = 0.3V$ tai $U_{i\dot{s}}$ bus $\pm 5,3 V$.

Srovės šaltiniai


Kada reikia srovės, kuri nepriklausytų nuo apkrovos, naudojami srovės šaltiniai. Idealiu atveju srovės šaltinio išėjimo varža be galo didelė. Panaudojus OS gaunami srovės šaltinių geri techniniai parametrai. Paprasčiausias srovės šaltinis (18 pav.), kuriame srovė valdoma įtampa U_{in} . $I_{i\dot{s}} = U_{in} / R$. Idealiu atveju $U_R = U_{in}$. Nuoseklus srovės n. .g. ryšio grandinę sudaro R_a ir R . Srovė tekanti per R lygi srovei, tekančiai per apkrovą R_a .



18 pav. Įtampa valdomo srovės šaltinio schema.

Generatoriai

Elektroniniai generatoriai – tai įtaisai, kuriantys tam tikro dažnio ir formos elektrinius virpesius. Jie skirstomi į LC (aukšto dažnio virpesiams t.y daugiau kaip keliasdesimt kHz) ir RC (žemo dažnio virpesiams t.y. nuo kelių Hz iki kelių šimtų kHz) schemas. Virpesio LC kontūras įjungiamas į teigiamo grįžtamojo ryšio grandinę (19 pav.).




19 pav. Generatoriaus su virpesių LC kontūru (a) ir generatoriaus dažninė charakteristika (b).

Kad stiprintuvo išėjimo varža nešuntuotų LC kontūro yra įjungtas rezistorius R . Teigiamojo grįžtamojo ryšio signalas yra lygus kontūro signalui. Kadangi $R_2 = (K - 1)R_1$, tai $U_s(t) = KU_K(t)$.

Rezonansinis dažnis $\omega_r = 1/(\sqrt{LC})$. Generatoriaus darbo stabilumą nusako jo kokybė $Q = \omega_r / (2\Delta\omega)$, kur $2\Delta\omega$ yra dažnių juostos plotis (19b pav.). Iš kitos pusės kokybę apsprendžia kontūro parametrai, t.y. $Q = (\omega_r L) / r$, kur r – kontūro aktyvinė varža, įnešanti nuostolius. LC generatorių dažnių nestabilumas $\Delta\omega/\omega_r$ sumažinamas iki 10^{-4} . Žymiai stabilesni generatoriai panaudojus kvarcinius rezonatorius. Nestabilumas sumažinamas iki 10^{-8} .


Kvarcinį rezonatorių sudaro kvarco kristalo plokštelė, įstatyta tarp dviejų elektrodų. (20a pav.).



20 pav. Kvarcinio rezonatoriaus konstrukcija (a), jo sutartinis grafinis žymuo (b) ir ekvivalentinė schema (c).


Kvarco plokštelėje vyksta pjezoelektrinis efektas, t.y. elektrinio lauko veikiamą plokštelė išlinksta ir kartu sukuria elektrinį lauką. Plokštelė turi savąjį (mechaninį)

dažnį ir gali pakeisti virpesių kontūrą. Kvarcinio rezonatoriaus ekvivalentinę schemą (20c pav.) sudaro L ir C ir atitinkantys elektrinių virpesių ekvivalentinį induktyvumą ir talpą. Plokštelės talpa tarp a ir b elektrodų yra C_0 . Kvarcinis rezonatorius turi du rezonansinius dažnius: nuoseklų rezonansinį dažnį $\omega_{r1} \approx 1 / LC$ ir lygiagretųjį – $\omega_{r2} \approx 1 / \sqrt{LC(1 + C/C_0)}$. Šie dažniai skiriasi nedaug, nes $C \ll C_0$. L yra šimtų mH, C šimtųjų pF, C_0 vienetų pF eilės. Kadangi L santikainai didelis, tai ir Q didelis. Rezonansinį dažnį ir kokybę Q apsprendžia kvarco plokštelės geometriniai išmatavimai bei rezonatoriaus konstrukcija. Žemo dažnio generatoriams beveik visada naudojamos RC grandinės (21 pav.)



21 pav. RC generatoriaus su Vyno tilteliu schema.

Rezistoriai R_3 R_4 nustato įtampos stiprinimo koeficientą $K_u = -R_3 / R_4$ ir jis turi būti ne mažesnis kaip 3. Tada generatoriuje bus išpildyta generavimo sąlyga. Jei K_u žymiai didesnis už 3, stiprintuvas įsisotina ir išėjime gausime iškraipytą sinusinį signalą (priplotą). Rezonansinis dažnis $f_r = 1 / \sqrt{LC}$, kai $R_1 = R_2 = R$, $C_1 = C_2 = C$. Atitinkamai parinkus elementus, galime gauti relaksacinį generatorių (multivibratorių). Čia OS dirba kaip komparatorius (22 pav.).



22 pav. Multivibratoriaus schema (a) ir jo laiko diagramos (b).

Čia R_1 R_2 sudaro įtampos daliklį ir suformuoja palyginimo įtampą, kuri lygi

$U_i * R_2 / (R_1 + R_2)$. Šiuo atveju palyginimo įtampa bus lygi +5V arba -5V. Kondensatorius C per R užsikrauna iki +5V arba išsikrauna iki -5V. OS būna įsotintas prie +E_m ar -E_m. Impulsų pasikartojimo dažnis $f \approx 1 / (2,2 RC)$.

Skaitikliai, kaip ir sumatoriai, gali būti nuoseklūs, asinchroniniai ir lygiagretūs.

Skaitmeninės schemos

Schemos, kurių įėjimuose ir išėjimuose veikia diskretiniai signalai, atitinkantys tam tikrus lygius, vadinamos skaitmeninėmis. Jose naudojami dvejetainiais skaitmenimis 0 ir 1 užkoduoti signalai, atitinkantys du parametrų būvius. Dažniausiai (bet ne visada) tai yra “žemas” (dažnai žymimas L, pagal anglų kalbos žodį low) ir “aukštas” (žymimas H, pagal anglų kalbos žodį high) įtampos lygiai. Šie du būviai skaitmeninės schemos įėjime arba išėjime laikomi informacijos bitais (dvejetainės skiltys). Vienas dvejetainio skaitmens bitas – tai informacija, kad signalas yra ar jo nėra, kažkas įvyko ar neįvyko.















Skaitmeninių schemų pagrindinis privalumas tai, kad jos mažiau jautrios trikdžiams, nes jos nereaguoja į nežymų signalo pokytį. Apdorojant analoginį signalą (garsą, vaizdą ir t.t.) schemose atsiradę triukšmai pakeis patį signalą. Jeigu analoginį signalą pakeisime skaitmeniniu, atitinkančiu jo reikšmę duotais laiko momentais, skaitmeninėje schemoje atsiradęs triukšmas nepakeis jo skaitmeninės reikšmės (kodo). Įvertinus ir tai, kad skaitmeninę informaciją lengva apdoroti ir saugoti, o skaitmenines schemas lengva projektuoti, ypač pritaikant integrinę technologiją, skaitmeninės schemos naudojamos beveik visose žmonių veiklos srityse.

Skaitmeninės schemos būna labai sudėtingos, tačiau visos jos sudaromos iš loginių elementų.

Loginiai elementai

Loginiu elementu vadinama elektroninė schema, realizuojanti logikos (Bulio) algebros funkciją. Loginių funkcijų sistema, iš kurios galima gauti bet kurią loginę funkciją, vadinama pilnaja loginių funkcijų sistema arba faze. Tokiai sistemai sudaryti pakanka ir vienos (vadinamos universalios) ARBA-NE (Pirso) arba IR-NE (Šeferio) funkcijos. Tokios funkcijos ir naudojamos loginiams elementams sintezuoti. Dažniausiai pasitaikantys loginiai elementai bei jų grafiniai žymėjimai pateikti 1 lentelėje.

1 lentelė. Loginiai elementai

Elemento grafinis žymuo		Operacija	Paiškinimas
TEK	MILSPEC		
		IR $y = x_1 \& x_2 \& x_3$	Konjunkcija
		ARBA $y = x_1 \vee x_2$	Disjunkcija
		NE $y = \bar{x}$	Inversija
		IR – NE $y = \overline{x_1 \& x_2 \& x_3}$	Šferio funkcija
		ARBA – NE $y = \overline{x_1 \vee x_2 \vee x_3}$	Pirso funkcija
		$y = x_1 \oplus x_2 \oplus \dots \oplus x_n$	Loginė suma modulių 2
		$y = \overline{x_1 \oplus x_2 \oplus \dots \oplus x_n}$	Ekvivalentišku-mas

Loginių elementų grafiniam žymėjimui plačiai naudojamos dvi sistemos:

- TEK, tai rekomenduota tarptautinės elektrotechnikos komisijos;
- MILSPEC, tai vadinama amerikiečių sistema.

Loginės funkcijos ir jų argumentai užkoduoti signalais, atitinkančiais du schemas parametrų būvius, dažniausiai atitinkančius žemą ir aukštą įtampos lygį arba mažą ir didelę srovę. Ši įtampa (srovė) vadinama loginiu signalu. Tai dvejetainės logikos elementai (gali būti mažoritarinės, slenkstinės ar blausiosios logikos).

Loginiai elementai (LE) klasifikuojami į potencialinius, impulsinius ir dinامينius. Potencialiniuose elementuose loginio signalo (“0” ar “1”) reikšmė

atitinka elektrinio signalo įtampos aukštas (U^H) arba žemas (U^L) lygis. Jei žemas lygis atitinka loginį "0" (U^0), t.y. $U^L = U^0$, o aukštas lygis loginį "1" (U^1), t.y. $U^H = U^1$, tai teigiama (pozityvi) logika. Priešingai – neigiama (negatyvi) logika.


Impulsiniuose LE loginio signalo reikšmė nustatoma pagal tai, ar tam tikru laiko momentu yra impulsas ar jo nėra (paprastai "1" – impulsas yra). Tokie elementai tarpusavyje sujungiami per kondensatorius arba transformatorius (be galvaninio ryšio).

Dinaminiai loginiai elementai dirba tik periodiškai padavus impulsus į maitinimą ir įėjimą. Dažnai tokie loginiai elementai realizuojami parazitinėmis talpomis, kuriose sukaupiamas krūvis įrašant informaciją. Laikui bėgant talpos išsikrauna, todėl įrašytą informaciją reikia periodiškai atnaujinti (regeneruoti).


Labiausiai paplitę ir perspektyviausi yra potencialiniai ir dinaminiai loginiai elementai.

Iš loginių elementų konstruojamos įvairios skaitmeninės schemas, realizuojančios sudėtingas logines funkcijas. Loginiai elementai gali būti jungiami nuosekliai ir lygiagrečiai. Signalas, praeidamas visą loginių elementų grandinę (1 pav.), turi būti neiškraipomas, t.y. neturi keistis jo amplitudė ir trukmė.

Pagrindinė potencialinių schemų charakteristika yra tiesioginė perdavimo charakteristika (2 pav.a). $U_{i\bar{s}} = f(U_{in})$, kur U_{in} – loginio elemento įėjimo įtampa, o $U_{i\bar{s}}$ – išėjimo įtampa.



1 pav. LE jungimo schema



2 pav. LE jungimo schema: a – invertuojančio LE perdavimo charakteritika, b – perdavimo charakteristikos juosta

Turime loginio elemento darbo taškus A^0 ir A^1 , kuriuos atitinka įtampos U^0 ir U^1 . Perdavimo charakteristikos ir tiesės, jungiančios darbo taškus A^0 ir A^1 , susikirtime

gaunamas slenkstinis nestabilus darbo taškas A_s , kuriame schemos įtampos stiprinimo koeficientas $|K_u| = \Delta U_{is} / \Delta U_{in} \gg 1$. Slenkstinius taškus A_s^0 ir A_s^1 atitinka slenkstinės įėjimo įtampos U_s^0 ir U_s^1 . Įėjimo įtampų zona $U_s^1 - U_s^0$ vadinama elemento aktyviaja (loginiams elementams nenusakoma) zona, kurioje $|K_u| \gg 1$. Slenkstiniuose taškuose įėjimams A_s^0 ir A_s^1 $|K_u| \approx 1$. Priimta loginių elementų standartiniai lygiai $U_{in}^1 \geq 2,4 \text{ V}$ ir $U_{in}^0 \leq 0,8 \text{ V}$. Taigi loginių elementų išėjimuose turi būti $U_{is}^1 > U_{in}^1$, $U_{is}^0 < U_{in}^0$. Iš loginio elemento perdavimo charakteristikų nustatomi statiniai loginio elemento parametrai:

- loginio signalo amplitudė $U_A = U^1 - U^0$;
- loginio elemento atsparumas trikdžiams $U_{AT}^0 = U_s^0 - U^0$, kai įėjimo įtampa atitinka loginį 0 (tai tokia trikdžio įtampa, kuriai esant, elementas dirba teisingai);
- loginio elemento atsparumas trikdžiams $U_{AT}^1 = U^1 - U_s^1$, kai įėjimo įtampa atitinka loginį 1.

Atsparumo trikdžiams suma $U_{AT}^0 + U_{AT}^1 = U_A - U_{AZ}$, Taigi, kuo mažesnis elemento aktyviosios zonos plotis U_{AZ} , tuo schema atsparesnė trikdžiams.

Keičiant loginio elemento darbo sąlygas, keičiasi LE perdavimo charakteristikos. Jas atvaizdavus viename grafike, gaunama perdavimo charakteristikos juosta (2 pav., b), iš kurios nustatomi statiniai parametrai, paprastai pateikiami nelygybėmis:

$$U^1 \geq U_{\min}^1, U^0 \leq U_{\max}^0, U_{AT}^0 \geq U_s^0 - U_{\max}^0, U_{AT}^1 \geq U_{\min}^1 - U_s^1, U_A \geq U_{\min}^1 - U_{\max}^0.$$

Integrinių schemų žinynuose paprastai pateikiamos ir srovės:


- elemento įėjimo srovės I_{in}^0 ir I_{in}^1 , kai įėjimo įtampa atitinka loginį 0 ir 1;
- elemento išėjimo maksimalios srovės I_{is}^0 ir I_{is}^1 , kurioms esant išėjimo įtampa atitinka loginį 0 ir 1.

Žinynuose dažnai duodamas svarbus loginių elementų parametras – tai sklaidos koeficientas n_s , nurodantis loginio elemento apkrovos galimybes. Jis

$$\text{priklauso nuo LE įėjimo ir išėjimo srovių, t.y. } n_s = \min \left(\frac{I_{is}^0}{I_{in}^0}, \frac{I_{is}^1}{I_{in}^1} \right).$$

Vidutinė loginių elementų vartojamoji galia $P_{vid} = 0,5 E_m \left(I_m^1 + I_m^0 \right)$, kur E_m – loginio elemento maitinimo įtampa, I_m^1, I_m^0 – iš maitinimo šaltinio tekanti srovė, kai įėjimo įtampa atitinka loginį 0 ir 1. Daugumos LE vartojamoji galia didėja didinant darbo dažnį, todėl paprastai pateikiama P_{vid} , kai darbo dažnis artimas maksimaliam.

Loginių elementų dinaminiai parametrai nustatomi lyginant elemento įėjimo ir išėjimo laikines diagramas (3 pav.). Praktikoje loginių elementų veikimo sparta apibūdinama signalo loginiame elemente vėlinimo laiku $t_v = 0,5(t_v^{01} + t_v^{10})$, kur t_v^{01} ir t_v^{10} – laiko intervalas, kai išėjimo įtampa atitinkamai kinta nuo loginio 0 iki loginio 1 ir atvirkščiai.




3 pav. Invertoriaus laiko parametrai

Perjungimo laikai t^{01} ir t^{10} nusako kaip greitai loginis elementas pereina iš būsenos, atitinkančios loginį “1”, į būseną, atitinkančią loginį “0”. Vėlinimo (t_v^{01} , t_v^{10}) bei perjungimo (t_v , t_v) laikams nustatyti naudojami 0,5 bei 0,1 ir 0,9 išėjimo įtampų amplitudžių lygiai.

Loginių elementų schemotechninio projektavimo ir gamybos technologijos lygį nusako elemento perjungimui reikalinga energija $A_p = P_{vid} \cdot t_v$ arba atvirkščias dydis $Q = \frac{1}{A_p}$, vadinamas loginio elemento kokybe. Šiuo metu A_p lygus apie 10^{-4} J. Teoriškai įrodoma, kad puslaidininkiniams loginiams elementams A_p galima mažinti iki 10^{-8} J.

Loginių elementų šeimos


Skaitmeninės technikos vystymosi pradžioje buvo naudojamos schemos, kurias lengva realizuoti. Lengva realizuoti logines funkcijas puslaidininkinių diodų pagalba (4 pav.).



4 pav. Diodinė logika : a – ARBA loginis elementas; b – IR loginis elementas

Diodinė schema parodyta 4 pav., a vykdo loginę funkciją IR, o schema 4 pav., b – funkciją ARBA, jei x_1 ir x_2 yra teigiami signalai (tos pačios schemos vykdydys logines funkcijas ARBA ir IR, jei įėjimo signalai bus neigiami). Šiose schemose neišvengiami įtampų, atitinkančių loginius lygius, nuostoliai.

Lengvai pagaminami rezistoriniai tranzistoriniai loginiai (RTL) ir tiesioginio ryšio tranzistoriniai loginiai (TRTL) elementai (5 pav.).



5 pav. Loginiai elementai: a – TRTL; b – RTL.





Šiose schemose, jeigu įėjimai x_1 ir x_2 atitinka loginį “0” (U^0), tai visi tranzistoriai (T_1 , T_2) yra uždari, kolektoriaus srovė neteka ir išėjimo įtampa artima maitinimo įtampai, t.y. atitinka loginį “1” (U^1). Jei bent vieno įėjimo įtampa yra aukšta, tai to įėjimo tranzistorius įsisotina ir kolektoriaus įtampa sumažėja iki loginio “0” lygio (U^0). Šie LE atlieka loginę operaciją ARBA-NE. Didžiausias RTL elementų trūkumas – maža veikimo sparta, nes dėl didokos R_b įjungiančioji bazės srovė maža. TRTL elementų trūkumas – nepastovūs parametrai, kurie labai priklauso nuo tranzistoriaus charakteristikų.

Šiuo metu tokie elementai negaminami. Dabar gaminami loginiai elementai, kurie pasižymi gerais parametrais ir lengvai pagaminami naudojant šiuolaikines integrinių schemų gamybos technologijas. Plačiai paplitusios šios loginių elementų šeimos:

- diodinės-tranzistorinės logikos (DTL);
- tranzistorinės-tranzistorinės logikos (TTL);
- tranzistorinės-tranzistorinės logikos su šotki diodais (TTLŠ);
- loginių elementų su lauko tranzistoriais (MOP loginių elementų);
- sujungtų emiterių logikos (SEL);
- injekcinės logikos (I^2L);
- G_aA_s logikos.

DTL elementai

Diodinių – tranzistorinių loginių (DTL) elementų gamybai buvo pradėta naudoti integrinė technologija. Tipinis DTL elementas (6 pav.) atlieka IR-NE (Šeferio) loginę operaciją esant teigiamai logikai.



Logika	Funkcija	Grafinis žymuo	
		TEK	MILSPE
Teigiama	IR - NE		
Neigiama	ARBA-NE		

Teisingumo lentelė

x ₁	x ₂	y
0	0	
1	0	
0	1	
1	1	

- d
- v. a – DTL elemento schema;
 - b – tiesioginė perdavimo charakteristika;
 - c – įėjimo ir išėjimo įtampų lygiai;
 - d – grafinis žymuo ir teisingumo lygiai

DTL schema sudaryta iš įėjimo grandinės (D₁, D₂, R₁), ryšio schemas (D₃, D₄, R₃) ir išėjimo signalo formuotuvo – stiprintuvo (T, R₂). Ryšio schema atstato ir sumažina žemą įtampą tranzistoriaus T įėjime bei padidina schemas atsparumą trikdžiams. Išėjimo signalo formuotuvai – tai bendro emiterio schema, kuri sustiprina atėjusį signalą ir suformuoja išėjime loginį signalą bei atlieka NE (inversijos) operaciją.

Jei bent vieno įėjimo įtampa yra žema (U^0), to įėjimo diodas yra atviras ir per jį bei R_1 teka srovė iš maitinimo šaltinio E_m . Taške a įtampa yra žema ir jos nepakanka diodams D_3, D_4 ir tranzistoriui T atidaryti. Tranzistorius yra uždarytas, o išėjimo įtampa artima E_m , t.y. atitinka loginį 1 (U^1). Jei į visus schemas įėjimus paduodama įtampa, atitinkanti loginį 1, tai įėjimo diodai D_1, D_2 užsidaro, taško a potencialas išauga ir atsidaro diodai D_3, D_4 . Tranzistorius T atsidaro ir įsisotina, todėl išėjimo įtampa yra žema (U^0). Mažinant R_1 , galima daugiau įsotinti tranzistorių, tačiau padidinama įėjimo srovė I_{in}^0 , o tai sumažina sklaidos koeficientą n_s . Norint sumažinti I_{in}^0 , diodas D_3 pakeičiamas tranzistoriumi.

Elemento išėjimo varža, kai išėjimo įtampos lygis aukštas (U_{is}^1), artima rezistoriaus R_2 varžai.

Nagrinėjant galimus DTL elemento įėjimo įtampų lygius, priimta skaidos koeficientas $n_s = 10$. Įsotinto S_i tranzistoriaus įtampa (emiteris, kolektorius) $U_{EK} = 0.4V$. Esant maitinimo įtampai $E_m = 5V$, reikalaujamas atsparumas trikdžiams lygus $0,4V$, t.y. LE turi priimti signalą kaip loginį 0, esant maksimaliai įtampai $U_{in}^0_{max} = 0,8V$. Kai LE įėjimas bus sujungtas su tokio elemento išėjimu, tai srovė tekės iš E_m per rezistorių R_1 , įėjimo diodą (tegu D_1) iš įsotinto išėjimo tranzistoriaus, perėjimą kolektorius – emiteris į žemę.


Esant aukštam lygiui išėjime (U_{is}^1), tranzistorius uždarytas ir srovė teka iš E_m per varžą R_2 , kito LE įėjimo diodą (D_1), ryšio diodus (D_3, D_4), rezistorių R_3 į žemę. Esant įėjimo diodo srovei apie $10\mu A$, per dešimt prijungtų įėjimo diodų tekės $0,1mA$ srovė. Rezistoriaus R_2 varža apie $10k\Omega$. maksimalus įtampos kritimas rezistoriuje R_2 lygus $1V$ ir minimali išėjimo įtampa $U_{is}^1_{min} = 4V$. Esant atsparumui trikdžiams $0,4V$, minimali įėjimo įtampa $U_{in}^1_{min} = 3,6V$. Apytikriai tokie yra DTL elementų ribiniai įėjimo, išėjimo lygiai (6 pav. c). DTL elementų įėjimo srovė I_{in}^0 teka iš LE išėjimo į kito LE įėjimą, o I_{in}^1 priešingai ir $|I_{in}^0| > I_{in}^1$ ($I_{in}^0 \approx 1 \div 2mA$, $I_{in}^1 \approx 10\mu A$).

DTL elementai yra vidutinio greičio loginės schemas, nes schemose nuosekliai sujungti elementai turi parazitines talpas. Nemažą vėlinimo (t_v) laiko dalį įneša tranzistoriaus darbas įsotinimo režime.

Pakeitus diodus D_3, D_4 stabilitronu, įjungtu priešinga kryptimi, padidėja atsparumas trikdžiams. Tada naudojama maitinimo įtampa $E_m > +5V$ ir loginiai lygiai (U^0, U^1) nesutampa su standartiniais.

TTL elementai

DTL elementų įėjimo diodus pakeitus diagaemiteriniu tranzistoriumi (7 pav. a), gauti tranzistoriai – tranzistoriniai loginiai (TTL) elementai (7 pav. b) su paprastu invertoriumi.




7 pav. a – daugiaemiterinio tranzistoriaus diodinė schema;
 b – TTL elemento su paprastu inverteriu principinė schema;
 c – tiesioginio perdavimo charakteristika;
 d – išėjimo charakteristika.


Čia T_1 atlieka loginę funkciją IR, o T_2 – tranzistorinio jungiklio-interverio. Jei bent vieno įėjimo įtampa $U_{in} \leq 0,4 \text{ V} (U_{in}^0)$, tai to įėjimo emiterinė pn sandūra ateina, bazės srovė teka į įėjimą. Tranzistoriaus T_1 bazės įtampa $U_{B1} = U^0 + U_{BE} = 0,8 \text{ V}$ ir šios nepakanka atidaryti nuosekliai sujungtoms dviem pn sandūroms (T_1 bazės-kolektoriaus ir T_2 bazės-emiterio). Tranzistorius T_2 uždarytas ir per R_2 išėjimo srovė $I_{iš}^1$ į apkrovą, t.y. į prijungtų loginių elementų įėjimus. Didinant įėjimų įtampą, ir kai $U_{in}^0 \geq 0,8 \text{ V}$, tranzistorius T_2 atsidaro ir $U_{iš}$ sumažėja. Toliau didinant U_{in} , tranzistoriaus T_1 emiterių sandūros užsidaro ir jis pradeda dirbti inversiniu režimu. Nusistovi įtampa $U_{BE 2} \approx 0,7 \text{ V}$, kuri užtikrina tranzistoriaus T_2 darbą išotinio režimu. Išėjime nusistovės įtampa $U_{iš} \leq U_{iš}^0_{max}$.

TTL elemento su paprastu inverteriu gamyba nesudėtinga, tačiau jis neatsparus trikdžiams ir temperatūros poveikiams. Praktikoje paprastai naudojami TTL elementai su sudėtinu inverteriu (8 pav.). Sudėtinis inverteris susideda iš signalo


simetrinimo pakopos (T_2, R_2, R_3), formuojančios priešingų fazių valdymo signalus, ir išėjimo pakopos (T_3, T_4, D_3, R_4), dirbančios dvitakčiam režime ir formuojančios išėjimo signalą. Diodai D_1, D_2 (jų gali ir nebūti) riboja įėjime veikiančius neigiamus trikdžių signalus, kurie gali atsirasti pereinamųjų procesų metu išorinėse LE įėjimo grandinėse.



a



b




8 pav. a - TTL elementų su simetriškos inverteriu principinė schema;

b - įėjimo perdavimo charakteristika;

c - vartojamos srovės charakteristika;

d

d - atviro kolektoriaus schema.



c

Tranzistorių T_2 ir T_4 diodinių perėjimų emiteris-bazė ir tranzistoriaus T_1 bazė-kolektorius kontaktiniai potencialų skirtumai palaikys tranzistoriaus T_1 bazėje įtampą apie 2,2 V. Įėjimuose esant įtampai U_{in}^1 , tranzistoriaus T_1 diodai emiteris-bazė uždaryti ir tranzistorius T_2 dirba išotinimo režime valdant srove, tekančia per R_1 , ir T_1 perėjimą bazė-kolektorius. Tada atsidaro T_4 , o užsidaro T_3 ir išėjime bus įtampa apie 0,2 V (U_{is}^0).

Jeigu bent viename įėjime bus žemas lygis (U_{in}^0), tai to įėjimo perėjimas emiteris-bazė atsidarys, per jį srovė tekės tiesiogine kryptimi. Įtampa T_1 bazėje sumažės iki lygio $\sim 0,9$ V ir tranzistoriai T_2, T_4 užsidarys. Tuo pačiu metu T_3


atsidarys, o LE išėjime nusistovės aukštas lygis ($U_{i\bar{s}}^1$). Esant pozityvinei logikai, schema vykdys operaciją IR-NE.

Sudėtinis inverteris dirba dvitakčiu režimu ir pasižymi greitu persijungimu, kaip iš žemo lygio į aukštą, taip ir atvirkščiai. Vienas iš esminių tokių TTL elementų yra tai, kad perjungiant tranzistorius T_3 , T_4 , jie trumpą laiko momentą būna atviri. Atsiranda trumpas srovės impulsas (8 pav. c), kuris yra trikdys, turintis plačią dažnių spektro juostą, ir per maitinimo šaltinį gali patekti į kitų elementų įėjimus. Srovės impulso amplitudei sumažinti jungiamas ribojantis rezistorius R_4 . Kad sumažinti trikdžius, TTL elementų maitinimo išvaduose reikia jungti aukšto dažnio signalus šuntuojančius kondensatorius ($\approx 0,1\mu F$).


Jeigu tranzistorius T_1 turi tik vieną emiterį, tai tokia schema vykdo loginę operaciją NE (inverteris). Inverteris naudojamas, kad iš signalo \bar{X} gauti signalą X , arba priešingai iš \bar{X} gauti X . Jis turi tik vieną įėjimą ir vieną išėjimą.

Skaitmeninėse schemose, ypač vykdant lygiagrečią informacijos apdorojimą, atsiranda poreikis prie signalinės linijos (magistralės) prijungti kelis informacijos šaltinius ir imtuvus. TTL schemų su sudėtiniais inverteriais išėjimus sujungti į vieną tašką (9 pav. a) draudžiama, nes esant vieno elemento išėjime $U_{i\bar{s}}^1$, o kito elemento $U_{i\bar{s}}^0$ dvitakčiai išėjimai užtrumpins maitinimo šaltinį su žeme (atidaryti tranzistoriai T_3^I ir T_4^{II}). Kad tai neįvyktų gaminami tribuviai TTL elementai, prijungiant (8 pav. a punktyrinės linijos) papildomus tranzistorius T_5 ir T_6 . Padavus aukštą įtampos lygį į valdymo signalo įėjimą U_V , tranzistoriai T_5 , T_6 išotinami ir ižeminamos tranzistorių T_3 , T_4 bazės. Tranzistoriai T_3 ir T_4 uždaryti ir loginis elementas pereina į didelės varžos (didelio impedanso) būseną (z būseną), kurioje išėjimo varža yra labai didelė, todėl elementas yra tarsi atjungtas nuo išėjimo grandinės. Prie signalinės linijos galima jungti kelis (kelias dešimtis) trijų būsenų LE išėjimus su sąlyga, kad tuo pačiu metu būtų tik vienas LE aktyvus, o kiti trečioje (z) būsenoje. Tokio elemento grafinis žymėjimas parodytas 9 pav. b.

Skaitmeninėse schemose dažnai naudojama loginė funkcija MONTAŽINIS ARBA (10 pav. a).



9 pav. a – E_m užtrumpintas per dviejų TTL elementų išėjimus; b – trijų būsenų LE lygiagretus žymuo.




10 pav. a – MONTAŽINIS ARBA funkcija; b – atviro kolektoriaus schema.


Šią funkciją galima realizuoti panaudojant LE su atviru kolektoriumi (10 pav. b). Elementą su atviru kolektoriumi išėjimą sudaro vienas tranzistorius (T_4) su žemintu emiteriu. Iš išorės prie schemos galima prijungti apkrovos varžą (R_A).

TTL elementuose, realizuojančiose funkciją ARBA – NE, daugiamemiteriniai tranzistoriai nenaudojami (11 pav. a). Šiose schemose tranzistoriui T_2 lygiagrečiai prijungtas tranzistorius T_3 . Jeigu prie įėjimo x_1 (x_2) prijungta įtampa U_1 tranzistoriaus T_1 (T_4) emiteris – bazė diodas uždarytas, tranzistorius T_2 (T_3) atidarytas, išėjimo grandinės tranzistorius T_6 atidarytas, o T_5 uždarytas. Išėjime bus žemas lygis U_{is}^0 . Kai prie abiejų įėjimų (x_1, x_2) prijungtas žemas lygis U^0 , tai tranzistoriai T_2 ir T_3 uždaryti, išėjime bus aukštas lygis U_{is}^1 .

Jeigu tranzistoriai T_1 ir T_4 daugiamemiteriniai (11 pav. a pažymėta punktyrais), tai LE realizuos funkciją IR-ARBA-NE ($\overline{x_1 \vee x_2}$). Daugiamemiteriniai tranzistoriai T_1 ir T_4 realizuoja funkciją IR, o T_2 ir T_3 – ARBA.

TTL elementų įėjimų, išėjimų įtampų lygiai pateikti 11 pav.





b

11 pav. a – IR –NE TTL elemento principinė schema; b – TTL elemento įėjimo, išėjimo įtampų lygiai.


Išėjimų lygiai pilnai padengia įėjimo lygius, todėl LE išėjimus galima jungti tiesiai prie įėjimų. TTL elementų srovės tokios: $I_{IN}^1 = 20 \div 40 \mu A$; $I_{IN}^0 = -0.4 \div 1.6 \text{ mA}$;

$I_{IS}^1 = 0.4 \div 1 \text{ mA}$; $I_{IS}^0 = 8 \div 16 \text{ mA}$.

Maitinimo įtampa rekomenduojama $E_M = +5V \pm 5\%$. Trumpam laikui galima prijungti $E_M \leq +7V$.

Jeigu yra loginio elemento IR – NE neišnaudotas įėjimas, tai jį reikia prijungti per rezistorių prie maitinimo įtampos (+5 V) grandinės (12 pav a). Be to galima nepanaudotą įėjimą sujungti su kitu įėjimu (12 pav. b), į kurį paduodamas signalas, tik reikia įvertinti tai, kad signalo šaltinis bus apkrautas dviem įėjimais. Nepanaudotą įėjimą palikus laisvą (“kabanti”), t.y. niekur neprijungus, LE dirbs taip, kad į jį būtų paduotas aukštas lygis. Šis režimas nerekomenduojamas, nes LE tampa jautresniu triukšmams ir sumažėja veikimo sparta.

Neišnaudotas loginio elemento ARBA – NE įėjimas turi būti prijungtas prie žemės (12 pav. c), arba sujungtas su kitu įėjimu (12 pav. d) į kurį paduodamas signalas.





12 pav. Nepanaudotų įėjimų prijungimo pavyzdžiai : a,b – loginių elementų IR – NE ; c,d – loginių elementų ARBA – NE .

TTL elemento išėjimų draudžiama sujungti tiesiogiai (trumpas sujungimas) su maitinimo įtampos E_M grandine, nes esant U_{is}^0 maitinimo šaltinis bus "užtrumpintas" su žeme per atvirą tranzistorių T_4 (8,10 pav.). LE išėjimą galima tiesiogiai sujungti su žeme, jeigu yra paprasto inverterio arba atviro kolektoriaus išėjimas.

Montažinėse schemose žemės laidas ar takelis paprastai daromas storas, kad turėtų mažą ominę varžą. Kad schemų LE neturėtų parazitinio ryšio per maitinimą, kiekviena ar bent kas antra mikroschema šuntuojama aukšto dažnio kondensatoriumi, kurio talpa apie $0,1\mu F$.

TTL elementai talpinami standartiniuose integrinių schemų (IS) paprastai 14 kontaktų korpusuose, kuriuose patalpina keli LE (pav. b)








13 pav. Standartinės TTL schemos: a – inverteriai; b – 2 įėjimų IR-NE; c – 3 įėjimų IR-NE; d – 4 įėjimų IR-NE; e – 8 įėjimų IR-NE

Pastaruoju metu TTL elementų gamintojas pateikia standartinės dviejų, trijų, keturių ir aštuonių įėjimų IR –NE ir ARBA – NE schemas.

TTL Šotki elementai

Pastaruoju metu gaminami mažos galios TTL elementai su Šotkio diodais (TTLŠ). Jie pilnai pakeičia TTL elementus. Reikalauja apie 5 kartus mažesnės galios nei to paties sudėtingumo TTL elementai. Vidutinis vėlinimo laikas apie 10 ns. Elemento sklaidos koeficientas $n_s = 20$. TTLŠ elementuose vietoje įprastų diodų ir tranzistorių naudojami Šotki diodai ir tranzistoriai. Šotkio tranzistorius – tai tranzistorius, kuriame tarp bazės ir kolektoriaus įjungtas Šotki diodas (14 pav.a), neleidžiantis tranzistoriui dirbti įsotinimo režimu. Toks tranzistorius pasižymi didesne sparta, nes dingsta elektronų kaupimasis bazės srityje.





14 pav. a – Šotki tranzistoriaus schema; b – Šotki tranzistoriaus grafinis žymėjimas; c – IR – NE TTLŠ schema.

TTLŠ schemoje (14 pav. c) operaciją IR atlieka Šotkio diodai D_3, D_4 , kurių :

- persijungimo laikas mažas, nes juose nevyksta krūvių kaupimasis;
- kontaktinis potencialų skirtumas mažas (apie 0,2V), kuris leidžia padidinti atsparumą trukdžiams.

Tranzistoriai T_2 ir T_4 pagreitins tranzistorių T_3 ir T_5 persijungimą bei padidina atsparumą trikdžiams.

TTLŠ elementų loginių lygių įtampos tokios :

$$U_{in\ max}^0 = 0,8\ V; U_{in\ min}^1 = 2\ V; U_{iš\ max}^0 = 0,5\ V; U_{iš\ min}^1 = 2,5\ V.$$

Matome, kad loginių lygių įtampos beveik sutampa su TTL elementų loginiais lygiais ir pilnai persidengia t.y. be apribojimų galima jungti į schemas TTL ir TTLŠ elementus, TTLŠ elementų įėjimo ir išėjimo srovės tokios :

$$I_{in\ max}^0 = -0,4\ mA; I_{in\ max}^1 = 20\ \mu A; I_{iš\ max}^0 = 8\ mA; I_{iš\ max}^1 = -400\ \mu A.$$




Išėjimo srovės užtikrina sklaidos koeficientą $n_s = 20$. TTLŠ elementai dirba su mažesnėmis srovėmis nei TTL, tai maitinimą šuntuojančius kondensatorius (0,1 μF) galima prijungti prie kas ketvirtos mikroschemos.

Loginiai elementai su MOP tranzistoriais

Lauko tranzistoriai savaime turi slenkstinę ištakos – santakos įtampą, todėl jie gerai tinka skaitmeninėje technikoje. Be to MOP elementai ir su dideliu funkcinių elementų tankiu lengvai pagaminami integrinės technologijos būdu. Pagal lauko tranzistorių kanalo tipą (p arba n) LE (loginiai elementai) yra skirstomi į p MOP ir n

MOP loginius elementus. Jei LE sudaryti iš p MOP ir n MOP tranzistorių, tai jie vadinami komplementiniais (KMOP).

MOP elementuose naudojami lauko tranzistoriai su indukuotuoju kanalu (15 pav. a,c,d). Paprasčiausia schema inverterio su tiesine apkrova, kada T_1 dirba jungiklio režimu (15 pav. a). Jo ir charakteristikos prasčiausios lyginant su inverteriais su netiesine apkrova (15 pav. c) ir KMOP inverteriais (15 pav. d).



15 pav. MOP inverterių schemas: a – su tiesine apkrova; b – ekvivalentinė schema; c – su netiesine apkrova; d – KMOP inverteris; e – tiesioginio perdavimo

charakteristikos; f – vartojamos srovės charakteristikos. Iš tiesioginio perdavimo charakteristikų matyti, kad išėjimo įtampa U_{is}^1 žymiai mažesnė nei inverterio su netiesine apkrova ir KMOP inverterio. Inverterio su netiesine apkrova, kuriame T_1 dirba jungiklio režimu, o T_2 netiesinės apkrovos režimu, trukumas – didelė pereinamojo proceso, kuris įvyksta išjungiant schemą, trukmė, nes apkrovos talpa įkraunama per didelę T_2 netiesinę varžą. KMOP inverterio abu tranzistoriai (T_1 ir T_2) dirba jungiklio režimu, kada vienas iš jų yra atidarytas, o kitas uždarytas. Jeigu įėjime yra aukštas įtampos lygis (U_{in}^1), tai T_2 uždarytas (p kanalas), o T_1 atidarytas (n kanalas). Išėjime turime žemą lygį (U^0). KMOP inverterio privalumai :

- gerai išnaudojama maitinimo įtampa ($U^1 = E_M, U^0 = 0$ V);
- schema dirbdama statiniu režimu beveik nevartoja galios;
- didelė veikimo sparta, nes perjungimo metu iš maitinimo šaltinio tekanti gana stipri srovė greitai perkrauna parazitinius kondensatorius.


Atsparumo trikdžiams požiūriu tinkamiausia maitinimo įtampa yra lygi tranzistorių slenkstinių įtampų ($U_{gon} + U_{gop}$) sumai, o tai būtų $E_M \geq 5$ V. Šiuo atveju atsparumas trikdžiams


$$U_{AT}^0 \approx U_{AT}^1 \approx 0,4 E_M.$$

Kadangi įėjimo talpumas užsikrauna ir išsikrauna nuo 0 iki E_M , LE sklaidomas galingumas proporcingas perjungimo dažniui, apkrovos talpumui ir maitinimo įtampos kvadratui.

Didelis KMOP elementų privalumas – platus jų maitinimo įtampų kitimo diapazonas:

3 ÷ 15 V (specialios paskirties iki 18 V). Nuo maitinimo įtampos kinta įėjimo, išėjimo lygiai ir atsparumas trikdžiams (16 pav.).







16 pav. Atsparumas trikdžiams : a – KMOP elementų esant $E_M = 3 \div 15$ V; b – TTL ir KMOP schemų, kai $E_M = 5$ V.


Naudojant $E_M = 5$ V KMOP elementų loginiai lygiai artimi atitinkamiems TTL loginiams lygiams ir įvertinus atitikimus šių šeimų LE galima jungti į bendrą schemą be papildomų lygio formuotuvų.

Gaminamos įvairios MOP ir KMOP schemas. Elementarios schemas yra IR – NE ir ARBA – NE (17 pav.) schemas. MOP IR – NE schemą (17 pav. a) sudaro tranzistoriai T_1, T_2, T_3 ir diodai D_1, D_2, D_3, D_4 .





c



d


17 pav. MOP ir KMOP loginiai elementai: a – MOP IR – NE ; b – KMOP IR – NE ; c – KMOP ARBA – NE ; d – tiesioginio perdavimo charakteristikos.

Tranzistoriai T_1 ir T_2 vykdo loginę operaciją IR. Tranzistorius T_3 – tai netiesinė apkrova. Diodai apsaugo įėjimus nuo antiįtampų: D_1, D_2 – teigiamų, viršijančių $+E_M$; D_3, D_4 neigiamų. Jei įėjime yra aukštas lygis, tai tas įėjimas atidarytas. Kai $x_1 = x_2 = U_{in}^1$, tai T_1 ir T_2 atidaryti. Išėjime turėsime žemą lygį (U_{is}^0), nes T_3 turės didelę varžą. Vietoje T_3 įjungus du tranzistorius (17 pav. b) su priešingo laidumo kanalais nei T_1, T_2 ir jų užtūras sujungus su atitinkamais įėjimais, turėsime KMOP IR – NE elementą. Įėjime esant aukštam lygiui atitinkamas tranzistorius (T_3, T_4) bus uždarytas. Jeigu įėjime, pavyzdžiui x_1 , bus žemas lygis (U_{in}^0) tai T_2 bus uždarytas, o T_3 atidarytas. Išėjime turėsime aukštą įtampą U_{is}^1 .

KMOP loginį elementą ARBA – NE (17 pav. c) sudaro tranzistoriai T_1, T_2, T_3, T_4 . Šio elemento išėjimo įtampa U_{is}^1 bus tuomet, kai aukšta įtampa bus paduota bent į vieną įėjimą ir to įėjimo tranzistorius atsidarys, o atitinkamas tranzistorius prijungtas prie $+E_M$ (T_3, T_4) užsidarys. Išėjime turėsime įtampą U_{is}^0 . Jei abiejuose įėjimuose yra įtampos U_{in}^0 , tai T_1 ir T_2 uždaryti, o T_3 ir T_4 atviri, o išėjimo įtampa U_{is}^1 . Išėjimo įtampa nepriklauso nuo įėjimų skaičiaus.

Pastaruoju metu paplito KMOP elementai su buferizuotu išėjimu, kada elemento išėjime yra įjungti du inverteriai (17 pav. c). Inverterius sudaro tranzistoriai T_5, T_6, T_7, T_8 . Išėjime turime signalą, vykdančią ARBA – NE funkciją, tačiau pasižyminti geresnėmis (artimomis idealioms) perdavimo charakteristikomis (17 pav. d).

Naudojant KMOP tranzistorius patogiu sudaryti dvipusius jungiklius (18 pav. a). Kai $U_V = U^1$, tai tranzistoriai T_1 ir T_2 atsidaro ir grandinė x y trumpai sujungiama per mažą atvirų tranzistorių varžą. Viena kryptim srovė teka per tranzistorių T_1 , o priešinga kryptim – per T_2 . Kai $U_V = U^0$, tranzistoriai užsidaro, grandinė nutraukiama.



18 pav. a – KMOP dvipusis jungiklis; b – dinaminis vienfazis MOP inverteris.


Plačiai gaminami dinaminiai MOP loginiai elementai (vienfaziai, dvifaziai). Jų veikimas paremtas krūvio saugojimu parazitiniėje talpoje. Tuomet, kai perduodamas sinchroninis impulsas, krūvis, atitinkantis loginį 0 ar 1, perduodamas kitiems elementams. Paprasčiausias vienfazis dinaminis inverteris (18 pav. b) sudarytas iš tranzistoriaus T_1 – jungiklio ir tranzistorių T_2, T_3 – inverterio su netiesine apkrova.

Parazitinis kondensatorius C įkraunamas arba iškraunamas per jungiklį sinchronizuotai valdymo impulsu U_V . Jei į įėjimą paduodama $U_{in} = U^1$, tai kondensatorius C įsikraus iki šios įtampos lygio per tranzistorių T_1 , kurį atidarys sinchroninis impulsas U_V . Pasibaigus šiam impulsui įtampa $U_C = U^1$, tranzistorius T_2 atviras ir

$U_{is} = U^0$. Jei $U_{in} = U^0$, tai sinchroimpulso metu kondensatorius C išsikraus, $U_C = U^0$, T_2 užsidarys, išėjimo įtampa $U_{is} = U^1$.

Informacijos saugojimo laikas priklauso nuo parazitinės talpos ir nuotekio varžos dydžio. Informacija saugoma keletą milisekundžių. Dinaminių elementų privalumas – labai maža vartojamoji galia, kuri reikalinga talpoms perkrauti.


MOP ir KMOP schemų įėjimo varža labai didelė ($\approx 10^{12} \Omega$), todėl įėjimo įtampa savaime gali pereiti iš žemo lygio į aukštą lygį ir atvirkščiai (nenusakomas režimas). Visi nepanaudoti įėjimai turi būti sujungti arba su E_M (IR – NE elementams), arba su žeme (ARBA – NE elementams). Nepanaudotus įėjimus galima sujungti su tais elemento įėjimais, kurie yra panaudoti (labiau apkrautas bus signalo šaltinis). KMOP elementų apkrovos savybes padidinti galima du elementus sujungus lygiagrečiai (19 pav.). Lygiagrečiai sujungiama atitinkami įėjimai ir išėjimai. Taip galima valdyti TTL elementus. Šiam tikslui geriau tiks ARBA – NE schemas (nebuferizuotos), kurios leis padidinti srovę į žemę išlaikant žemą lygį U_{is}^0 . Jeigu lygiagrečiai bus sujungtos dvi schemas, apkrovos savybės (n_s) padvigubės.




19 pav. Lygiagretus sujungimas schemų : a – IR – NE ; b – ARBA – NE .

SUJUNGTŲ EMITERIŲ LOGIKOS (SEL) ELEMENTAI

Sujungtų emiterių loginiai elementai, tai loginės schemas dirbančios su neįsotintais tranzistoriais, t. y. tranzistoriais dirbančiais stiprinimo režimu. Jie realizuoja ARBA ir ARBA-NE loginas operacijas. SEL elemento principinė scema (20 pav.,a) sudaryta iš diferencinės pakopos (T_1, T_2, T_3) ir išėjimo emiterinių kartotuvų (T_4, T_5). Tranzistoriaus T_3





2 pav. SEL elementų a) principinė schema; b) tiesioginio išėjimo charakteristika; c) – įėjimo charakteristika


bazė prijungta prie atraminės įtampos U_{atr} šaltinio. U_{atr} sudaro pastovų priešįtampį tranzistorių T_1 - T_3 emiterio grandinėje ir užtikrina tranzistorių T_1 , T_2 srovių sumos pastovumą iš vienos pusės ir T_3 – iš kitos pusės. U_{atr} nusako tiesioginės perdavimo charakteristikos simetrijos ašį.

Jei į visus schemas įėjimus paduotas žemas įtampos lygis U^0 ($-1,6V \sim -U_m$), tai tranzistoriai T_1 , T_2 uždari. Tranzistoriaus T_4 srovės perdavimo koeficientas (b) didelis, bazės srovė silpna ir įtampos kritimas rezistoriuje R_1 mažas. Taške A įtampa $U_a \sim 0V$. Inversinio išėjimo įtampa U^1 ($\sim -0,8V$). Tranzistorius T_2 atviras ir įtampos kritimas rezistoriuje R_2 didelis. Taške B įtampa $U_b \sim -I_{K3}R_2$. Neinversinio schemas išėjimo itampa $U^0 \sim U_B - U_{BE}$, kur U_{BE} – tranzistoriaus T_5 įtampa tarp bazės ir emiterio.

Jei bent vieno schemas įėjimo įtampa $U^1 \sim 0,8 V$, tai to įėjimo tranzistorius atidaromas, jo kolektoriaus (taške A) įtampa $U_A = -J_K \cdot R_1$. Tranzistoriaus T_3 kolektoriaus (taške B) įtampa $U_b = 0 V$, nes per jį ir teka silpna srovė. Įtampų pokytis per emiterinius kartotuvus perduodamas į atitinkamus išėjimus. Inversinam išėjime turėsime įtampą U^0 , o tiesiginiam – U^1 .

Schema paskaičiuota taip, kad nei vienas tranzistorius nebūtų įsotinamas loginiais signalais, kurių amplitudė turi būti nedidesnė už bazės emiterio pn sandūros atidarymo įtampą, t. y. $U_{in} < U_{BE} = 0,8 V$. Priešingu atveju įėjimo tranzistoriai įsotintų ir elemento veikimo sparta sumažėtų. LE perjungiamas, kai įėjimo įtampa $U_{in} = -U_{atr}$. Tiesioginė perdavimo charakteristika yra simetriška, kai $U_{atr} = 0,5(U^0 + U^1)$. Tada atsparumas trikdžiams $U_{AT}^0 = U_{AT}^1 = 0,2 - 0,25 V$. SEL elementų sklaidos koeficientas $n_s = 20 - 30$, nes I_{is} siekia 30-50 mA. Schemas veikimo laikas yra keletas nanosekundžių.


1. Panaudojus emiterinius kartotuvus ne tik LE išėjimuose, bet ir įėjimuose, padaromos SEEL elementų schemas (210pav.). Toks elementas pasižymi didesne, nei SEL elementai, sparta ir geresnėmis loginių lygių formavimo savybėmis. Loginė funkcija realizuojama emiterinių kartotuvų (T_1 , T_2) pagalba. Tranzistorių T_1 , T_2 emiteriai sujungti su baze tranzistoriaus T_3 , įeinančio į diferencinio stiprintuvo sudėtį. Emiterinis kartotuvus (T_7) suformuoja itampą U_{atr} . Įtampos daliklis R_4 , R_5 nustato įtampos U_{atr} dydį.



Truputi pakeitus SEL elementų schemas, galima gauti LE relizuojančius sudėtingas logines funkcijas. Jeigu smose naudojama SEL ir TTL elementai, jų loginių signalų įtampų lygiams suderinti gaminamos specialios lygių keitimo mikroschemos. SEL elementų nepanaudoti įėjimai sujungiami su maitinimo įtamos $-U_M$ šaltiniu.

INJEKCIŅS LOGIKOS (I^2L) ELEMENTAI

I^2L elementas pagal struktūrą panašus į TRTL elementą, kurio rezistorius pakeistas npn tranzistoriumi (22 pav., a). Vietoje kelių tranzistorių naudojamas npn daugiakolektorinis tranzistorius T_1 (22 pav.) Vietoje kelių tranzistorių naudojamas npn daugiakolektorinis tranzistorius T_2 . Tranzistorius T_1 visada dirba stiprinimo režimu ir yra kaip srovės šaltinis (injektorius). Jo srovė teka per T_1 kolektorių į signalo šaltinį, kai $U_{in}=U^1$.




22 pav. I^2L elemento: a – principinė schema; b – grafinis žymuo; c – tiesioginė petrdavimo charakteristika; d – įėjimo srovės priklausomybė
 Rezistorius R stabilizuoja injektoriaus srovę, kai $U_{in}=U^0$, T_2 yra uždaras, nes neteka bazės srovė. Tada išėjimo įtampa $U_{is}=U^1$, kada LE yra apkrautas, t. y. jo išėjimas yra sujungtas su analogiško elemento įėjimu. Kai $U_{in}=U^1$, T_2 yra atviras nes jį atidaro ir išotina injektoriaus srovė. LE išėjime gaunama žema įtampa, t. y. $U_{is}=U^0$.

I^2L elemento tiesioginė perdavimo charakteristika yra nesimetrišinė (22 pav.,c). Atsparumas trikdžiams $U_{AT}^1 \ll U_{AT}^0$. Mažas atsparumas trikdžiams, kai $U_{in}=U^1$, vienas iš I^2L elemento trūkumų. Elemento sklaidos koeficientas $n_s = 1$ kiekvienam kolektoriui, todėl I^2L elementai gaminami su keliais kolektoriais (2 – 5).

I^2L elemento maitinimo įtampa $U_M=1 - 51,5$ V (didesnė už emiterinės sandūros įtampą). LE vartoja labai mažai galios ($P_{vid} \sim 0,01$ mW). I^2L elementai naudojami puslaidininkinėse atmintyse, elektroninių laikrodžių mikroschemose ir kitur. Pavieniai LE negaminami.

Sujungę inverterių išėjimus gauname LE, vadinamą „montažiniu IR” (23 pav.).




23 pav. „Montažinio IR”: a – principinė schema; b – grafinis žymėjimas

Elementas atliks invertuotų kintamųjų konjunkciją ($X_1 \cdot X_2 = X_1 + X_2$).

GaAs LOGINIAI ELEMENTAI

Loginės schemos pagamintos išpuslaidininkinės medžiagos GaAs pasižymi ypač didele veikimo sparta. Didelė veikimo sparta pasiekama naudojant GaAs lauko tranzistorius su n kanalu ir Šotkio sandūra. Inverteris (24 pav.) yra sudarytas iš lauko tranzistorių su n kanalu ir valdančiąja Šotkio sandūra. Į jį paduodamos dvi maitinimo įtampos ($U_{M1}=4$ V, $U_{M2}=3$ V). Šotkio diodo atidarymo įtampa apie 0,8 V. Įėjimo tranzistorius T_1 stiprina įėjimo įtampą U_{in} , kurio dinaminė netiesinė apkrova yra T_2 . Tranzistorius T_3 – ištakinis kartotuvai, o T_4 , dirbantis soties režimu, - stabilios srovės šaltinis, nepriklausantis nuo išėjimo įtampos didumo. Šotkio diodai D_1, D_2, D_3 sudaro nuolatinės įtampos poslinkį ($\sim 2,4$ V). Tokio LE loginiai lygiai šie: $U^0 = -2$ v, $U^1 = 0,5$ v. Kai $U_{in} \ll U^0$, tai T_1 uždaras, jo santakos įtampos (U_s) reikšmė artima U_{M1} . Ištakinis kartotuvai ir diodai D_1, D_2, D_3 pakeičia įtampą U_s iki $U^1 = 0,5$ V. Kai $U_{in} = U^1$, tai T_1 įsisotinęs. Tada $U_s = 0,4$ V ir $U_{is} = U^0 = U_s = -2$ V. Tokio LE įėjimo varža artima begalybei, išėjimo varža apie 1 k Ω .



24 pav. Inverterio su GaAs tranzistoriumi: a – principinė schema; b – perdavimo charakteristika

LOGINIŲ ELEMENTŲ PALYGINIMAS

Loginius elementus palyginti galima pasinaudojus lentelėje 1 pateiktais duomenimis.

1 lentelė. Loginių elementų parametrai


LE šeima	IS serija rit.	U_M V	P_{VID} mW	t_v ns	$t_{vid} \cdot P_{vidp}$ J	n_s	IS serija vak.	
DTL	K511	15	25	250	1000	5		
TTI	K155	5	10	10-20	100	10	7400	
TTLŠ	K555	5	2	3-10	8-60	10-20	74S00	
SEL	K500	-2,-5,2 –	35	2-3	50-70	20	10.100	
	K1500	5,2	50	0,75-1	35-70	20	10H. 100	
PMOP	K161	-12	15	1000	1000	5		
KMOP	K176	5	300/Hz	90-200		50	4.000	
		10		50-100		50		14.000
		15		30-70		50		74C00
		5		10		50		74HC0
I ² L	K582	1,5	0,1	100	2	3		
GaAs		4, -3	40	0,1-1	50	20		

Loginiai elementai gaminami serijomis. Šalių, kuriose gaminamos IS serijų žymėjimai skirtingi. Plačiau paplitę buvusių socialistinių šalių (ritų) ir kitose šalyse (vakarų) serijų numeriai nurodyti lentelėje 1. Prie serijos numerio dažnai pridedama papildomi simboliai (prefiksai), nurodantys firmą gamintoją (2 lentelė).

2lentelė. IS gamintojų prefiksai

Žymėjimas	Firma	Žymėjimas	Firma
Am	F AMD	CD	- RCA
HD	Fairchild	SN	SP Signetiks Texas
MC	PC Hitachi	TC	Instr. SPJ
M	Motorola		Toshiba
	Volvo SGS		

Didžiausią galią vartoja SEL ir GaAs elementai. Mažiausią galią vartoja kMOP elementai. KMOP elementų vartojama galia priklauso nuo darbo dažnio (25 pav., a). Didėjant įėjimo signalo dažniui, didėja sklaidoma galia dėl montažinių talpų užkrovimo, iškrovimo. Didinant kMOP elementų U_M , P_{vid} didėja.




25 pav. a – sklaidos galios priklausomybė nuo dažnio; b – vėlinimo priklausomybė nuo apkrovos talpos

Didžiausia veikimo sparta pasižymi GaAs ir SEL elementai, tačiau jų veikimo sparta labai priklauso nuo išėjime susi dariusios montažinės ir apkrovos talpos C_a . Apkrovos talpa didžiausią įtaką turi nebuferizuotiems kMOP (25 pav., b: 1 kreivė – nebuferizuoti; 2 kreivė buferizuoti) ir žymiai mažesnę TTL elementams. Didžiausiu atsparumu trikdžiams pasižymi DTL ir MOP elementai, mažiausiu – TTL ir SEL.

BUFERINIAI ELEMENTAI RYŠIO LINIJOSE


Skaitmeninei informacijai perduoti iš vienos schemos (įrenginio) į kitą schemą (įrenginį) naudojamos ryšio linijos. Ryšio linija turi vėlinimą kurį reikia įvertinti projektuojant skaitmeninį įrenginį. Kiekviena ryšio linijos 10 cm ilgio dalis turi 1 ns signalo vėlinimą. Ryšiui sudariti naudojama dvilaidė linija, dvilaidė vytos poros linija arba kooksialinis kabelis. Dirbant aukštų dažnių srityje ryšio linija elgiasi kaip pilga linija, t. y. pasireiškia signalo atspindžiai nuo imtuvo jeigu apkrova nesuderinta. Ilga linija charakterizuojama bangine varža Z_C , kuri priklauso nuo linijos geometrinių išmatavimų (laidų diametro, atstumo tarp laidų, aplinkos dielektrinės ir magnetinės skverbties). Paprastai dvilaidės linijos Z_C buna apie 100 – 150 omų, o kooksialinio kabelio apie 50 – 80 omų. Jeigu imtuvo įėjimo varža Z_{in} nesuderinta su linijos bangine varža Z_C , tai linijoje pasireiškia signalo atspindžiai nuo imtuvo. Signalo atspindžio koeficientas $K = U_{ats}/U_{sig} = (Z_{in} - Z_C)/(Z_{in} + Z_C)$, kur U_{ats} – atsispindėjusio signalo įtampa, U_{sig} – signalo įtampa. Kad būtų $K=0$, imtuvo įėjime jungiama suderinimo rezistorius R_s , kurio varža lygi naudojamos linijos banginei varžai Z_C .

Paplitęs nesimetrinis (26 pav., a) ir simetrinis (26 pav., b, c) duomenų perdavimas. Duomenis siunčimoje scemoje naudojama speciali IS skirta duomenų perdavimui. Pavyzdžiui, nesimetriniam perdavime naudojami duomenų perdavimo TTL elementai, o priėmimui LE su chisterizė (Šmito trigeriai). Simetriniam perdavime naudojama specialūs siuntimo TTL elementai, o imtuve specialūs komparatoriai. Simetriniam perdavimui gerai tinka SEL elementai (26 pav. c), nes jie turi parafazinius išėjimus. Imtuvui gaminami specialūs SEL komparatoriai.



26 pav. Duomenų perdavimas vytų porų linija: a – nesimetrine su TTL elementais; b – simetrine su TTL elementais; simetrine su SEL elementais

Informaciją perduodant iš vienos schemos dalies į kitą, ypač naudojant duomenų perdavimo magistrale, naudojami buferiniai elementai. Tai elementai, kurie neatlieka loginių funkcijų, tačiau formuoja skaitmeninius signalus, stiprina srovės impulsus. Jie aptarnauja duomenų magistrale vykdančias sisteminės funkcijas, t. y. nuo magistralės atjungia tuo metu nenaudojamus signalų imtuvus ir siųstuvus. Buferiniai elementai gali perduodamus signalus invertuoti ar neinvertuoti. Vienoje mikroschemoje būna paprastai kartotinių iš keturių (4,8 ar daugiau) buferinių elementų. Pavyzdžiui yra sudvejintas buferis (27 pav.). Jį sudaro trijų būsenų-formuotuvų dvi grupės (A ir B) po keturis elementus. Abiejų grupių elementų išėjimai sujungti į bendrą magistralę (W). Kiekvienos grupės elementų išėjimus valdo atskiri signalai S_A ir S_B (27 pav., b).




a

S_A	S_B	A_n	B_n	W_n
0	1	In	x	A_n
1	0	x	In	B_n
1	1	x	x	Z

b

27 pav. Sudvejinto buferio: a - schema; b – jo darbo lentelė

Labai paplitę dviejų kryptių buferiniai elementai (28 pav.).




a

b


c

28 pav. Dviejų kryptių buferio: a – schema; b – perdavimo kryptis iš B į A; c – perdavimo kryptis iš A į B

Padavus aukštą lygį (U^1) į valdantį įėjimą, formuotavas iš B į A pasidaro aktyvus, o kitas formuotavas pereina į trečią (Z) būseną (28 pav.). Padavus U^0 , formuotavas iš A į B tampa aktyviu (28 pav., c). Tokiu principu sudarytas dvikryptis buferis (AP6), komutuojantis aštuonias grandines (31 pav., a).



a



c

$\overline{E0}$	E_{AB}	A_n	B_n
0	0	B	$\overline{1}éj.$
0	1	$\overline{1}éj.$	A
1	X	Z	Z

$\overline{E0_A}$	$1A_n$	$0A_n$	$\overline{E0_B}$	$1B_n$	$0B_n$
0	$\overline{1}éj.$	$1A_n$	0	$\overline{1}éj.$	$1B_n$
1	*	Z	1	*	Z

b**d**





29 pav. Buferiniai elementai: a – dviejų kryptių 8 grandinių elemento (AP6) schema; b – AP6 elemento darbo lentelė; c – sudvejinto invertuojančio elemento (AP3) schema; d – AP3 elemento darbo lentelė

Paprastai buferinių elementų išėjimai užtikrina didesnę išėjimo srovę nei paprastų elementų.

IMPULSUS FORMUOJANČIOS SCHEMAS


Tai schemas, kurių išėjime signalai yra impulsų formos. Impulsų formavimui galima panaudoti loginius elementus su RC ar vėlinimo grandinėmis.

Impulsų trumpinimui galima panaudoti diferencijuojančią RC grandinę (30 pav., a). Suformuoto impulso trukmę t_I apsprendžia R ir C dydžiai ($t_I=0,7RC$). Impulsų trumpinimui galima panaudoti ir vėlinimo grandinę (30 pav., c). Impulso trukmė t_I lygi grandinės vėlinimui t_v .


**a****b****c****d**

30 pav. Impulsus trumpinančios schemas: a – su diferencijuojančia RC grandine, b – jos darbo laiko diagramos; c – su vėlinimo grandine, d – jos darbo laiko diagramos


Impulsų pailginimui naudojama diferencijuojanti (31 pav., a) arba integruojanti (31 pav., c) grandinė. Naudojant integruojančią grandinę ir MOP elementus galima gauti didelės trukmės (sekundžių) impulsus.




a



b




c




d

31 pav. Impulsus ilginančios schemas: a – su diferencijuojančia grandine, b – jos darbo laiko diagramos; c – su integrujančia grandine, d – jos laiko diagramos

Ijungus skaitmeninę schemą (įrenginį) svarbu gauti signalą, kuris nustatytų schemą (įrenginį) į pradinę būseną. Tokį signalą gali formuoti integruojanti schema su šmito trigerio inverteriu (32 pav.). Didelę impulso trukmę t_i ultikrins didelės talpos kondensatorius C ir didelė varža rezistorius R. Diodas D (jo gali ir nebūti) pagreitina kondensatoriaus C išsikrovimą, kai maitinimas išjungiamas.




a



b

32 pav. a – schema formuojanti maitinimo įjungimo pradžios signalą, b – jos darbo laiko diagramos


Stačiakampių impulsų sekų generatoriai formuoj stačiakampės formos impulsų periodinius signalus. Savaimė susižadinantys generatoriai vadinami regeneratoriais. Tai netiesinės grandinės, kuriose, esant tam tikroms sąlygoms, regeneravimo procesas. Juose sudarytas stiprus teigiamas grįžtamasis ryšis, kurio dėka formuojami staigūs įtampos pasikeitimai. Susižadinantis stačiakampių impulsų sekų generatorius vadinamas multivibratoriumi (MV). Jame teigiamąjį grįžtamąjį ryšį dažnai sudaro dvi stiprinimo pakopos. MV schemoje, sudarytoje iš loginių elementų, teigiamąjį grįžtamąjį ryšį užtikrina kondensatoriai C_1 ir C_2 (33 pav., a).



33 pav. Multivibratoriaus: a – principinė schema; b – darbo laiko diagramos

Laiko momentu t_1 kondensatorius C_1 išsikrauna ir taške a įtampa U_a pasiekia elemento V_1 slenkstinę įtampą U_s^1 (~ 2 V). Elementas V_1 pereina į aktyvią zoną, išėjime Q pradeda didėti įtampa. Šis įtampos didėjimas per kondensatorių C_2 pasiduoda į elemento V_2 įėjimą ir pasiekia slenkstinę įtampą U_s^0 ($\sim 0,8$ V). Elemento V_2 išėjime įtampa pradeda mažėti ir šis mažėjimas per kondensatorių C_1 persiduoda į elemento V_1 įėjimą (trigiamas gryžtamasd ryšys). MV laviniškai pereina į kitą kvazi stabilią būseną, t.y. elemento V_1 išėjime nusistovi įtampa U^1 , o V_2 išėjime – U^0 . Tške b įtampa pakila iki įtampos U^1 . Kondensatorius C_2 per varžą R_2 išsikrauna. Laiko momentu t_2 itampa U_b pasiekia elemento V_2 slenkstinę įtampą U_s^1 ir MV laviniškai grįžta į ankstesnę kvazistabilią būseną. Impulso trukmė $t_1 \sim R_1 C_1$. Intervalas tarp impulsų $T \sim R_2 C_2$. Jei $R_1 = R_2 = R$, $C_1 = C_2 = C$, tai $T \sim 2RC$.


Paprastą impulsų sekos generatoriaus schemą galima gauti panaudojus LE su Šmito trigeriais (34 pav., a). Šiai schemei pakanka vieno kondensatoriaus ir vieno rezistoriaus.



34 pav. Impulsų sekos generatoriaus: a – scema; b – darbo laiko diagramos

Jei elemento V_1 išėjime įtampa U^1 , tai kondensatorius C užsikrauna iki pasiekia elemento V_1 slenkstinę įtampą U_s^0 . Elemento V_1 išėjime nusistovi įtampa U^0 . Kondensatorius C pradeda išsikrauti iki slenkstinės įtampos U_s^1 , elemento V_1 išėjime vėl nusistovi įtampa U^1 ir procesas kartojasi Impulso trukmė $t_1 = T/2$.


Įvairioms impulsųformavimo schemoms sudaryti dažnai panaudojami universalūs elementai – taimeriai (555 schemas). Taimerį sudaro du palyginimo įtaisai (komparatoriai), turintys du stabilius slenkstinius lygius, ir RS trigeris. Paprastai schema turi dar papildomas grandines ir vadinama vientakčiu taimeriu (35 pav., a).



35 pav. vientakčio taimerio: a – schema; b perdavimo charakteristika

Slenkstiniai lygiai priklauso nuo rezistorinio daliklio, jungiamo tarp maitinimo įtampos ir žemės. Schema turi 8 išvadás: 1 – bendrą, 2 – paleidimo, 3 - išėjimo, 4 – nustatymo į pradinę (nulinę) būseną, 5 valdantįjį, 6 – komparatoriaus, 7 – iškrovimo, 8 – maitinimo. Rezistorinis daliklis, sudarytas iš R_1, R_2, R_3 rezistorių, maitinimo įtampą E padalija taip, kad komparatoriaus K_1 slenkstinė įtampa $U_s^z = E/3$, o komparatoriaus $K_2 - U_s^a = 2E/3$. Slenkstinius lygius U_s^z (žemą) ir U_s^a (aukštą) galima keisti tamtikrose ribose paduodant išorinę įtampą į 6 išvadą. Tranzistorius T skirtas iškrauti kondensatorių prijungtą prie taimerio.

Prie taimerio prijungus rezistorių R ir kondensatorių C turėsime laukančio multivibratoriaus (LMV) schemą (36 pav.,a). Laukimo būsenoje į schemas įėjimą U_{in} turi būti paduotas aukštas įtampos lygis. Taimerio išėjime bus žemas itampos lygis, tranzistorius T atviras ir išotintas, o kondensatorius C iškrautas. Žemu U_{in} lygiu, laiko momentu t' , LMV paleidžiamas. Kai $U_{in} < U_s^z$, komparatorius K_1 suveikia, SR trigerio ir taimerio išėjimuose gaunamas aukštas įtampos lygis, tranzistorius T uždaromas. Kondensatorius C įkraunamas per rezistorių R , jo įtampa eksponentiškai didėja. Kai kondensatoriaus įtampa U_c pasiekia U_s^a lygį ($2E/3$), komparatorius K_2 suveikia, trigeris pereina į kitą būseną ir taimerio išėjime nusistovi žemas įtampos lygis. Impulso trukmė $t_i = RC \ln(E-0)/(E-2E/3) = RC \ln 3 \sim 1,1RC$. Per atvirą tranzistorių T kondensatorius C greitai iškraunamas, t. y. schema greitai atsistato. Schemas atsistatymo trukmė priklauso nuo tranzistoriaus srovės I_k : $T_a = 2CE/I_k$. Kai formuojamas išėjimo impulsas, schema į papildomus paleidimo signalus nereguoja. Padavus žemą įtampos U_p lygį LMV darbas sustabdomas.



36 pav. Laukiančio multivibratoriaus: a – schema; b – darbo laikodiagramos

Multivibratoriaus schema sudaroma panaudojant taimerį, kondensatorių C ir rezistorius R_1, R_2 . Prijungus maitinimo įtampą ir U_p aukštą lygį, kondensatorius C užsikrauna per nuosekliai sujungtus rezistorius $R_1,$

R_2 . Taimerio išėjime aukštas įtampos lygis, tranzistorius T uždarytas. Kondensatoriaus įtampai U_c pasiekus U_s^a , suveikia komparatorius K_2 . Trigerio ir taimerio išėjimuose nusistovi žemas įtampos lygis. Atidaromas tranzistorius T ir kondensatorius C išsikrauna per rezistorių R_2 . Kai U_c pasiekia U_s^z , suveikia komparatorius K_1 , tranzistorius T užsidaro, taimerio išėjime nusistovi aukštas lygis, kondensatorius C vėl įkraunamas per rezistorius R_1, R_2 . procesas kartojasi. Suformuoto impulso trukmės:

$$t_1 = R_2 C \ln(0 - 2E/3) / (0 - E/3) = R_2 C \ln 2 \approx 0,7 R_2 C;$$

$$t_2 = (R_1 + R_2) C \ln(E - E/3) / (E - 2E/3) = (R_1 + R_2) C \ln 2 \approx 0,7 (R_1 + R_2) C.$$

Padavus žemą įtampos U_p lygį generavimo procesas sustabdomas. Keičiant įtampą U_s , keičiasi komparatorių slenkstinės įtampos, o tuo pačiu ir impulsų pasikartojimo dažnis. Jei įtampa U_s keičiama nedidelėse ribose, tai gaunama tiesnė generuojamų impulsų pasikartojimo dažnio moduliacija.

